LIQUID CRYSTAL DISPLAY DEVICE

Publication number: JP4142591
Publication date: 1992-05-15

Inventor: KOMENO KUNIO
Applicant: SEIKO EPSON CORP

Classification:

- international: G02F1/133; G09G3/36; G02F1/13; G09G3/36; (IPC1-7):

G02F1/133; G09G3/36


- European:

Application number: JP19900266951 19901004 Priority number(s): JP19900266951 19901004

Report a data error here

Abstract of JP4142591

PURPOSE:To reduce an irregularity in the brightness of longitudinal stripes formed in an image on a liquid crystal panel by adding data read out of a storage means to a video signal and then inputting the resulting data to a signal electrode driving integrated circuit. CONSTITUTION: A timing circuit 11 generates timing required for the correction data storage means 4, the signal electrode driving circuit 6. and a scanning electrode driving circuit 8. The storage means 4 is stored with correction data and correction data in 1:1 relation with the output terminals of the circuit 6 are read out at almost the same timing with clock pulses of the circuit 6. The read data are converted by a D/A converter 13 into analog data, which are added to the video signal 21 by an analog adding circuit 10, whose output is inputted to the circuit 6. For the purpose, data for canceling variance in DC bias voltage by the output terminals of the circuit 6 are stored in the storage means 4 previously and the circuit 10 outputs a video signal after the variance is corrected



Data supplied from the esp@cenet database - Worldwide

Family list 1 family member for: JP4142591 Derived from 1 application Back to JP414259

1 LIQUID CRYSTAL DISPLAY DEVICE

Inventor: KOMENO KUNIO Applicant: SEIKO EPSON CORP

EC: IPC: G02F1/133; G09G3/36; G02F1/13 (+3)

Publication info: JP4142591 A - 1992-05-15

Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁(TP)

① 特許出願公開

◎ 公開特許公報(A) 平4-142591

@Int. Cl. 5

識別記号

邦

庁内整理番号 7926-5G @公開 平成4年(1992)5月15日

G 09 G 3/36 G 02 F 1/13 7926-5 G 5 5 0 8806-2 K

審査請求 未請求 請求項の数 1 (全6頁)

SD発明の名称 液晶表示装置

②特 願 平2-266951

図出 願 平2(1990)10月4日

@発明者 米野

夫 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明 細 書

1、 発明の名称 液晶表示装置

2、特許請求の範囲

被基バネルを用いた映像信号表示装置の映像信 号処理団路において、信号電極駆動回路の書き込 みクロックと同期信号に前記読み出されるデ を加度事子の記憶または影加度手段回路 の信号が直接または関接的に、信号電極服置。 へ入力される構成を特徴とする確晶を示数質。

3、 発明の詳細な説明

[産業上の利用分野]

本発明は、映像信号を表示する液晶パネルの信号電極を駆動する、信号電極駆動回路の出力の直次パイアスのばらつきを補正する信号処理回路に関する。

[従来の技術]

マトリクス状に構成された液品パネルの名頭量 ごとにトランジスタ等の能動素子をそなえた。 ア クティブマトリクスと呼称される液晶パネルは、 一般に第4回に示す回路で駆動される。 タイミン グ開路54では、信号電極駆動回路51のシフト レジスタ(図示せず)を動作させるクロック58 と、 走査電極駆動回路52のシフトレジスタ(図 示せず)を動作させるクロック(図示せず)と、 両シフトレジスタのスタートタイミングを渉める スタートバルス (図示せず)を発生する。映像像 号 5 9 は信号電極駆動回路 5 1 を通して信号電極 57に現れ、走査電極駆動同路52によって選択 された、液晶パネル53のオン状態の調素トラン ジスタ55を通して顕素容量56に充電される。 この充電電圧によってその面差の光の誘過率また は反射率がコントロールされる。

信号電極駆動回路51には、一般に、第5図に示す点順次書き込みと呼称される方式や、第6図

に示す線順次書き込みと呼称される方式が用いら れる。 第5回の点順次書き込み方式では、トラン ジスタで作られたスイッチ 6 0 が時系列に、 順に 1 回路だけがオンするように、 スイッチングされ 信号電極57に接続された顕素容量を順に充電す る。 第6回の線順次書き込み方式では、 スイッチ a 6 1 は第 5 図 の場合と同様に時系列に、順に 1 回路だけがオンするようにスイッチングされ、コ ンデンサ63を順に一旦充電する。その後、例え ば映像信号の水平ブランキング期間に、 鉄期間と 幅がほぼ等しい書き込みパルス64によってスイ ッチb62が一斉にオンし、信号電極57に接続 されたオン状態の画素トランジスタに接続されて いる面素容量を充電する。ここで、書き込みパル ス64は、第3回のタイミング回路54で作るこ とができる。一般に、線順次書き込み方式では点 順次書き込み方式に比べて1個ごとの商素容量の 充電期間を長くとれるため、 液晶パネルに表示さ れる面像のコントラストが良好となる。

上述の信号電極駆動回路は一般に集積回路化さ

データを加算する加算手段とをそなえ、 当該加算 手段の出力信号が直接または間接的に信号電極駆動回路へ入力される構成を特徴とする。

[作用]

本発明の上記の構成によれば、果積固路化された信号電極配数面路の出力端子で生みばあらつきを 種でおす。でするもちらかじむ世手段に記みれたま、映像保与に前沿地が上手段に記みれた。 だデータを強加算してから前記単独の路化されてた。 電流パイアス電圧のほうつきが原因となって設施 はネルの面像に生する収載状の明るさのむらを軽 がなることができる。

[実施例]

以下、この発明の実施例を図面を参照して説明する。

第1図は本発明の第一の実施例である。 3 は水平同期信号22から、A/Dコンバータ1、 補正

れ、液晶パネルの水平方向の信号電極数、すなわ ち 面素数と同じ数の出力端子か、あるいは複数の 集種 四路を並列に用いる場合には、信号電極数、 すなわち 画素数 の整数分の一の数の出力端子をそ なまている。

[発明が解決しようとする課題]

前記集積回路・側の出力端子数は、数十から百以上に及よが、集積回路の内部配額や製造上のばらつまのために、同一の集積回路がまなり、はらつな子ごとに直流パイアスを見が異なり、はあって、は、流にのばって、が出れる。となるとが、となって、またが、となって、まないとなって、またが、となって、またが、となって、またがあった。

[課題を解決するための手段]

本発明の液晶表示装置は、信号電極駆動回路の 書き込みクロックと同期して補正データが該み出 される記憶手段と、映像信号に前記読み出された

第3回は、第1回の補正データ記憶手段4の具体例で、カウンタ11と、ROMまたはRAMのメモリ12から構成される。カウンタ11は、第1回のタイミング回路3からの読み出し切ためのクロックパルスでカウントされ、ボ平阿関を92と同じ周期の該タイミング回路からのリセット

特別平4-142591(3)

第2回は本発明の第二の実施別である。11は 水平同額信号22から、補正データ記憶手段4、 にも電磁駆動回路6、および主変電振駆動回路8 に必要なかイミングを作るタグイミングの開路である。 4は補正データを記憶する補正データ記憶手段で あり、信号電磁駆動回路6のクロックバルスのほ で同じタイミングで、同信号電影動回路6 力端子と1:10列係にある補正データを終み出

.

第2図は本発明の第二の実施例を示すプロック 図-

第3回は第1回および第2回の補正データ記憶 手段の一例を示すプロック回。 第4回は締基バネルの駆動方法を説明するため

のブロック図。 第5度は第4層の保持質経験軌間器の一般であ

第5 図は第4 図の信号電極駆動回路の一例である点順次方式を説明するための図。

第6回は第4回の信号電極駆動回路の別の例で おる練順水方式を説明するための間。

主要部分の符号の説明

1 · · · · · A / Dコンバータ

2 ・・・・・デジタル 加算回路

3、 1 1 ・・タイミング 回路

4 · · · · · 補正データ記憶手段

5、13··D/Aコンパータ

6・・・・信号電極駆動回路

フ・・・・・液晶パネル

す。 読み出されたデータは、 D / A コンバータ 1 3 でフナログ化され、 映像信号 2 1 とフナログ加 質回路 1 0 で加算され、 信号電磁駆動回路 6 に入 力される。

ここで、信号電極限數回路6の出力端子ごとの 直波パイアス電圧のばらつきを打ち帯すようなデ ータを、あらかじめ記憶手段4に記憶させておけ は、アナログ加乗回路10の出力には、ばらつき の補正された映像信号が振られる。

[発明の効果]

以上説明したように、本発明によると、信号電 極顧動回路の出力端子ごとの直流パイアスの補正 ができるため、当該直流パイアスが原因となって 生じる破績状の明るさのむらを軽減することがで また。

4. 図面の簡単な説明

第1図は本発明の第一の実施例を示すプロック

10・・・・アナログ加質同路


21・・・・映像信号

22・・・・水平同期信号


IJŁ

出願人 セイコーエブソン株式会社


代理人 弁理士 鈴 木 襄三郎(他1名)




第1図




第2図



第3図





第6図